应用于未来CMOS器件中的叠层纳米线和亚纳米高介电系数介质膜的制备技术的开发

项目名称： 应用于未来CMOS器件中的叠层纳米线和亚纳米高介电系数介质膜的制备技术的开发

项目编号： No.61376111

项目类型： 面上项目

立项/批准年度： 2013

项目学科： 无线电电子学、电信技术

项目作者： 王曦

作者单位： 浙江大学

项目金额： 82万元

中文摘要： 以金属-氧化物-半导体（MOS）技术为基础的微电子技术，将在未来的二十年间，继续引导着科技革命。而MOS器件的尺寸，将会缩小到十纳米以下。它还将以全新的面貌出现。本研究课题针对终极纳米MOS器件制造的两个关键工艺――悬空硅纳米线和亚纳米high－ｋ栅介质膜的制造――做出全面深入的研究。 我们将为多通道硅纳米线 MOS管的制造技术提供材料和工艺优化方案。我们将深入研究这种晶体管的载流子传输机制，器件特性，以及可靠性问题并开发出相关的精简模型。基于高介电常数(ｈｉｇｈ－k)的栅极电介质的使用可以有效地提升现有MOS器件的技术指标，high-k介质膜将是未来纳米尺度MOS器件的必然选择。然而，为了将这种新材料纳入到现有的MOS技术中，有很多问题需要解决。在本研究中，我们会探寻一些基于稀土金属镧的复合氧化物及其叠层结构的高性能亚纳米栅介质膜，从而进一步提高MOS器件的电学特性和稳定性。

中文关键词： 高介电介质膜；尺寸缩小；纳米线；CMOS工艺；纳米CMOS

英文摘要： Metal-Oxide-Semiconductor (MOS) based microelectronic technology, being the most important driving force for the development of almost all kinds of modern technologies over the last five decades, will continue to lead the technology revolution for at leas

英文关键词： high-k dielectric；scaling；nanowire；CMOS process；nano CMOS